Türkçe English Ders İçerik Rapor
Ders Öğretim Planı
SAYISAL ELEKTRONİK DEVRELERİ
1 Dersin Adı: SAYISAL ELEKTRONİK DEVRELERİ
2 Dersin Kodu: EEM4315
3 Dersin Türü: Seçmeli
4 Dersin Seviyesi: Lisans
5 Dersin Verildiği Yıl: 4
6 Dersin Verildiği Yarıyıl: 7
7 Dersin AKTS Kredisi: 4
8 Teorik Ders Saati (saat/hafta): 3
9 Uygulama Ders Saati (saat/hafta): 0
10 Laboratuar Ders Saati (saat/hafta): 0
11 Dersin Önkoşulu
12 Ders İçin Önerilen Diğer Hususlar Yok
13 Dersin Dili: Türkçe
14 Dersin Veriliş Şekli Yüz yüze
15 Dersin Koordinatörü: Öğr.Gör.Dr. İSMAİL TEKİN
16 Dersi Veren Diğer Öğretim Elemanları:
17 Ders Koordinatörünün İletişim Bilgileri: Öğr. Gör. Dr. İsmail TEKİN
E-posta:itekin@uludag.edu.tr
Tel: (224) 294 2030
Adres: Elektrik - Elektronik Mühendisliği Bölümü, Ofis No:316
18 Dersin Web Adresi:
19 Dersin Amacı Bu dersin amacı öğrenciye sayısal elektronik devrelerin temel yapılarını tanıtmak, bu yapıların analizini öğretmektir.
20 Dersin Mesleki Gelişime Katkısı: Eldeki veriler ile bir problemi analiz etme ve çözme becerisi
21 Ders Öğrenme Kazanımları
1 Sayısal elektronik devrelerin temel özelliklerini öğrenir.;
2 Diyot, tranzistör ve MOSFET’in anahtar olarak kullanılmasını öğrenir.;
3 TTL lojik ailesini tanır ve TTL devrelerin temel özelliklerini ve analizini öğrenir.;
4 CMOS lojik ailesini tanır ve CMOS devrelerin temel özelliklerini ve analizini öğrenir.;
5 TTL ve CMOS devreler arasındaki farkları öğrenir.;
6 BICMOS devreleri tanır ve BICMOS devrelerin temel özelliklerini ve analizini öğrenir.;
7 Yarıiletken temel hafıza yapılarını öğrenir.;
22 Dersin İçeriği
Hafta Teori Uygulama
1 Sayısal elektronik devrelerin temel özellikleri
2 Tranzistörün ve diyodun anahtar olarak kullanılması
3 TTL (Tranzistör Tranzistör Lojik) devrelerin özellikleri ve analizi
4 STTL (Schottky Tranzistör Tranzistör Lojik) devrelerin özellikleri ve analizi
5 ECL (Emetör Kuplajlı Lojik) devrelerin özellikleri ve analizi
6 MOSFET’lerin temel özellikleri ve MOSFET’in direnç olarak kullanılması
7 Ara sınav
8 NMOS eviricinin analizi ve NMOS sayısal devreler
9 CMOS eviricinin analizi ve CMOS sayısal devreler
10 BICMOS devrelerin özellikleri ve analizi
11 Farkı lojik ailelerin beraber kullanılması
12 Lojik ailelerin karşılaştırılması
13 Yarıiletken hafızalar
14 Final
23 Ders Kitabı, Referanslar ve/veya Diğer Kaynaklar: 1. Thomas A. Demassa, Zack Ciccone, “Digital Integrated Circuits”, John Wiley & Sons, 1996.
2. John E. Ayers, “Digital Integrated Circuits: Analysis and Design”, CRC Press, 2 edition, 2009
3. Ders notları.
24 Değerlendirme
YARIYIL İÇİ ÇALIŞMALARI SAYISI KATKI YÜZDESİ
Ara Sınav 1 40
Kısa Sınav 0 0
Ödev 0 0
Yıl sonu Sınavı 1 60
Toplam 2 100
Yıl içi çalışmalarının Başarıya Oranı 40
Finalin BAşarıya Oranı 60
Toplam 100
Derste Kullanılan Ölçme ve Değerlendirme Yaklaşımları Ölçme ve değerlendirme, Bursa Uludağ Üniversitesi Önlisans ve Lisans Eğitim Öğretim Yönetmeliği ilkelerine göre yapılmaktadır.
Açıklama Bağıl değerlendirme sistemi uygulanmaktadır. 1 Ara Sınav ve 1 Final sınavı yapılmaktadır.
25 AKTS / İŞ YÜKÜ TABLOSU
Etkinlik SAYISI Süresi [Saat] Toplam İş Yükü [Saat]
Teorik Dersler 14 3 42
Uygulamalı Dersler 0 0 0
Sınıf Dışı Ders Çalışma Süresi (Ön çalışma, pekiştirme) 14 3 42
Ödevler 0 0 0
Projeler 0 0 0
Arazi Çalışmaları 0 0 0
Arasınavlar 1 16 16
Diğer 0 0 0
Yarıyıl Sonu Sınavları 1 20 20
Toplam İş Yükü 136
Toplam İş Yükü / 30 saat 4
Dersin AKTS Kredisi 4
26 PROGRAM YETERLİLİKLERİ İLE DERS ÖĞRENİN KAZANIMLARI İLİŞKİSİ TABLOSU
PY1 PY2 PY3 PY4 PY5 PY6 PY7 PY8 PY9 PY10 PY11 PY12
OK1 0 4 3 0 0 0 0 0 0 0 0 0
OK2 0 4 3 0 0 0 0 0 0 0 0 0
OK3 0 4 3 0 0 0 0 0 0 0 0 0
OK4 0 4 3 0 0 0 0 0 0 0 0 0
OK5 0 4 3 0 0 0 0 0 0 0 0 0
OK6 0 4 3 0 0 0 0 0 0 0 0 0
OK7 0 0 0 0 0 0 0 0 0 0 0 0
ÖK: Öğrenme Kazanımları PY: Program yeterlilikleri
Katkı Düzeyi: 1 Çok Düşük 2 Düşük 3 Orta 4 Yüksek 5 Çok Yüksek
Bologna İletişim
Mail : bologna@uludag.edu.tr
Tasarım & Kodlama
Bilgi İşlem Daire Başkanlığı © 2015
otomasyon@uludag.edu.tr